混合讯号IC提供了许多好处，让嵌入式设计人员的工作更轻松、产品更有利可图。由于电路板空间紧凑，需要尽可能地节省空间以用于其它有价值的功能，使得混合讯号IC成为理想的解决方案。

用于嵌入式装置的系统单晶片(SoC)提供了惊人的整合度。先进的制程让SoC和微控制器(MCU)开发人员拥有大量的电晶体资源进行操作。这些元件能整合多核心处理器、无线连接、记忆体以及绘图控制器。然而，即使是最复杂和高度整合的SoC或MCU，也需要一些外部电路来进行电源管理、人机介面或连接到感测器。

因此，在一款设计中几乎总会散布着比较器、运算放大器、电平转换器、各种逻辑电路和离散式电晶体。这些SoC几乎从来不是真正的系统单晶片。在某些情况下，所需的支援逻辑可以用低阶FPGA实现。但与离散式元件相较，用FPGA通常成本更高。而且因为FPGA无法实现类比或离散式元件，因此也不算是一款适当的解决方案。

对于嵌入式装置来说，由于MCU或SoC无法处理所有的感测器、功耗和连接选项，这一挑战将更加明显。任一款嵌入式元件的出货量都远低于手机应用的SoC出货量，这一事实使得情况更加复杂。因此，对于典型的MCU或SoC供应商来说，为了支援所有必要的选项组合以及整合所需的周边支援电路，投入大量资源于设计与制造一款元件并不划算。

那么，设计人员是否必须被迫使用单一逻辑电路、定价过高的类比元件和占空间的离散式元件进行设计呢？下一代的嵌入式装置是否会牺牲宝贵的空间资源，而被大量的物料清单(BoM)所累？

所幸答案是否定的，这是因为有了可配置的混合讯号IC(CMIC)。这些元件是可透过一次性可编程(OTP)非挥发性记忆体巧妙配置的类比和数位电路功能组合。

Silego的CMIC提供各种类比和数位资源，让设计人员可将其配置于混合讯号电路中。这些资源包括非同步状态机、定时延迟计数器、脉宽调变器、比较器、电压监测器、电压基准、ADC、胶合逻辑和电平转换器等。

设计人员可以拖放这些资源，并在原理图撷取工具中「连线」其设计，或者也可以使用Silego的硬体开发套件来模拟设计。当他们对设计满意时，就可以使用晶片OTP记忆体来编程CMIC元件。CMIC可用于各种必要的混合讯号功能，从马达和风扇控制，到感测器介面和电源顺序控制元件。

节省成本和空间

可配置的混合讯号IC取代传统的离散和类比元件，为嵌入式开发工程师和制造商提供了诸多好处。十几个(或更多)元件占用了宝贵的空间，若用于更大容量电池或实现精巧的外形，将会更物有所值；CMIC可将好几个元件整合于占位面积从8接脚1.0×1.2mm到20接脚2.0×3.0mm STQFN的微型封装中。

传统的电路原型设计需要几天甚至几周的时间来设计PCB、订购元件、制造PCB、组装、除错和反覆运算。相形之下，采用CMIC的原型设计更快得多。原理图撷取、模拟和编程可在同一天完成。更改功能就像修改原理图和编程新元件一样简单。

在大多数情况下，CMIC的目的在于减少所用的离散和类比元件的BoM成本。根据最近在embedded.com上展示的设计强调，单个0.35美元的CMIC元件可取代了1.50美元的电平转换和比较器电路。最后，由标准现成元件搭建的离散电路十分易于被复制或仿冒。CMIC电路内部就像完全客制的IC一样安全，只有设计人员或其指定的ODM与供应链合作伙伴才能取得。

在设计可携式系统时，尺寸和电池续航时间的限制通常是最严峻的挑战。将许多功能整合于小尺寸和严苛功耗预算的一种传统方式是使用低功耗MCU，例如TI MSP430。这种超低功耗MCU可提供高度的灵活性，并采用小型封装。

Silego Technology采取了不同的方法来因应同样问题：在其第五代GreenPAK CMIC产品系列中添加使用者可编程的非同步状态机(ASM)巨集单元。以下的比较说明在决定采用MCU还是诸如CMIC中的ASM执行相同作业时，用户可能考虑的设计折衷和技巧。

处理MCU程式码

CMIC的非同步状态机包含8个状态和24种可能的决策。ASM代表一个具有多达24个IF..THEN语句的MCU程式。当8个状态ASM功能与硬体输入和输出电路一起考虑时，CMIC可以表示为大致相当于为通用8位元和16位元MCU编写的约100行标准C程式码。

顾名思义，ASM没有时脉，并且是以事件驱动的，这意味着当没有事件出现时，ASM保持在一种状态，而且没有静态功耗。因此，具有有限输入周期的应用可以在漏电流功耗的情况下作业，而在室温下的平均漏电流为几奈安(nA)。

处理嵌入式控制问题

典型的嵌入式控制问题通常涉及透过一连串基于非同步外部输入的离散式元件进行转换的系统。ASM天生用于解决这一类的问题。Silego可使ASM再生与现代化，缓解众所周知的危害和竞争条件、编程/配置难题，同时为只需不到100行程式码的简单(最多8个状态)嵌入式控制问题，保留所有固有的低功耗、低延迟优点。

比较MCU与CMIC ASM的价值

MCU包含处理器、程式码、堆叠记忆体和各种周边装置，易于执行上述的应用案例，但在尺寸和功效方面较不理想。将MCU用于连1%的能力都发挥不到的设计案例比比皆是。诸如CMIC的ASM等元件非常适合简单的嵌入式控制应用，特别是超低功耗应用。

图1：GreenPack CMIC方块图

中断延迟降至奈秒

在MCU上设计状态机通常是由MCU核心上执行的软体完成。在这种情况下，状态被建置为软体指令执行中的点，并且以条件软体分支实现状态转换。

MCU还具有处理非同步输入的能力，它透过专用的中断控制器硬体和中断服务程式(ISR)来实现。ISR是在硬体中断启动后执行的软体。MCU的一项重要指标是外部中断讯号到核心执行ISR第一条指令的时间间隔(即所谓的中断延迟)有多短。通用装置的MCU中断延迟通常以5到10微秒的快速案例测量。

ASM的等效中断延迟测得约为几奈秒——相当于透过外部接脚到内部ASM输入之间几个闸极的解锁时间。ASM具有从一个状态到下一个状态的延迟。如果CMIC工作在5V电源，则延迟最大为50ns。是的！ASM极快，功耗也极低。

VDD变异

CMIC ASM工作在较宽广的电压范围。由于讯号长度和闸数确保了每个ASM讯号路径，所以设计得当的ASM能够确保规避了危险和竞争条件。因此，随着VDD变化，传播延迟也随之改变。然而，传播延迟都是相互匹配的，因而确保了性能。另一方面，MCU的时脉讯号与VDD不甚相关。随着VDD变化，MCU的传播延迟改变，但由于时序不变，使得时序余裕很快地大打折扣。晶片设计对这些设计危害做出了回应，但是将MCU置于稳压器之下，或者由于降低时脉速度会牺牲更多性能。然而，稳压器会耗电，时脉速度较慢则会增加中断延迟。

崩溃vs.不崩溃

设计和系统缺陷可能导致MCU崩溃。编写不够好的软体、时序问题、中断延迟计算错误、堆叠记忆体耗尽、记忆体泄漏以及编程记忆体的意外写入等等，都是导致MCU崩溃的常见缺陷。

Silego的ASM采用非挥发性记忆体(NVM)位元硬体配置，没有时序的问题；其延迟测得为奈秒级、无堆叠记忆体、无记忆体泄漏可能、不存在无意写入编程记忆体的问题等特点，使其天生对VDD杂讯和掉电存在很强的免疫力。

基于GUI的工具与典型的MCU工具比较

使用GreenPAK Designer开发环境配置CMIC ASM。该软体看起来像是原理图撷取编辑器，而不是编码工具。大多数的状态机设计可以在几分钟内实现，让典型MCU工具几个月的学习曲线缩短到Silego GPAK仅需几天的学习曲线。

图2：Silego的GreenPack CMIC

总之，具有8状态ASM的小型CMIC可以承载以往一直是MCU专属领域的各种嵌入式控制应用。易于配置的ASM在超快状态转换、泄漏级静态电流功耗、稳健的设计和电源电压容限等方面具有关键优势，因而在IoT、可携式、行动和嵌入式应用中非常重要。

此外，CMIC提供了许多好处，让嵌入式设计人员能工作地更轻松、产品更有利可图。由于电路板空间紧凑，需要尽可能地节省空间以用于其它有价值的功能(如更大的电池)，使得CMIC成为理想的解决方案。此外，它们还大幅减少了传统的类比和离散元件数，同时显著降低有关的风险和压力，从而使采购人员更开心。